### PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-110828

(43)Date of publication of application: 22.04.1994

(51)Int.CI.

G06F 13/362 G06F 12/00

(21)Application number: 04-258673

(71)Applicant: **TOSHIBA CORP** 

(22)Date of filing:

28.09.1992

MATSUBARA ATSUSHI


(72)Inventor:

### (54) MEMORY CONTROLLER

### (57)Abstract:

PURPOSE: To improve the universal applicability of a memory controller by setting freely the access priority when ≥2 buses have accesses to a memory at one time.

CONSTITUTION: When two or more buses 3 and 4 have accesses to a memory 2, a fixed preference mode giving the preference to the access of one of both buses 3 and 4 to the bus or a rotary preference mode giving sequentially the preference to accesses of both buses 3 and 4 to the memory 2 is designated. When the fixed preference mode is designated to one of both buses 3 and 4, the processing is carried out in accordance with the contents of the access given to the memory 2 from the designated bus. Meanwhile the processing is carried out in accordance with the contents of accesses which are successively given to the memory 2 from both buses 3 and 4 when the rotary preference mode is designated.



#### **LEGAL STATUS**

[Date of request for examination]

21.12.1998

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

abandonment

[Date of final disposal for application]

21.10.2002

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of

rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

## (19) 日本国特許庁(JP)

# (12) 公開特許公報 (A)

(11)特許出願公開番号

# 特開平6-110828

(43) 公開日 平成6年(1994) 4月22日

(51) Int. Cl. s

識別記号

FΙ

GO6F 13/362

510

E 9072-5B

12/00

571

9366-5B

審査請求 未請求 請求項の数1

(全3頁)

(21) 出願番号

特願平4-258673

(22) 出願日

平成4年(1992)9月28日

(71) 出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72) 発明者 松原 淳

神奈川県川崎市幸区柳町70番地 株式会社

東芝柳町工場内


(74)代理人 弁理士 鈴江 武彦

# (54) 【発明の名称】メモリ制御装置

### (57) 【要約】

【目的】この発明は、2つの以上のバス3、4からメモリ2がアクセスされるものにおいて、2つ以上のバス3、4からメモリ2をアクセスする場合のアクセスの優先順位を自由に設定でき、汎用性を向上できることを目的とする。

【構成】この発明は、2つの以上のバス3、4からメモリ2がアクセスされるものにおいて、1つのバス3、4からのメモリ2のアクセスを優先する固定優先モードと各バス3、4からのメモリ2のアクセスを順次優先する回転優先モードとのいずれか一方を指示し、1つのバス(3、4)に対する固定優先モードが指示されている場合に、そのバス(3、4)からのメモリ2のアクセス内容に応じた処理を実行し、回転優先モードが指示されている場合に、順次異なったバス(3、4)からのメモリ2のアクセス内容に応じた処理を実行するものである。



【特許請求の範囲】

【請求項1】 2つの以上のバスからメモリがアクセス されるメモリ制御装置において、

1つのパスからのメモリのアクセスを優先する固定優先 モードと各バスからのメモリのアクセスを順次優先する 回転優先モードとのいずれか一方を指示する指示手段

この指示手段の指示に応じて、1つのバスに対する固定 優先モードが指示されている場合に、そのバスからのメ モリのアクセス内容に応じた処理を実行し、上記指示手 10 段の指示に応じて、回転優先モードが指示されている場 合に、順次異なったバスからのメモリのアクセス内容に 応じた処理を実行する実行手段と、

を具備したことを特徴とするメモリ制御装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、2つの以上のバスか らメモリがアクセスされるメモリ制御装置に関する。

【従来の技術】従来、2つの以上のバスからメモリがア 20 クセスされるメモリ制御装置においては、ラウンドロビ ン方式にて処理していた。このため、1つのバスからの メモリアクセスを優先することができなかった。

[0003]

【発明が解決しようとする課題】この発明は、上記した ように、2つの以上のバスからメモリがアクセスされる メモリ制御装置において、ラウンドロビン方式にて処理 していたため、1つのバスからのメモリアクセスを優先 することができないという欠点を除去するもので、2つ 以上のバスからメモリをアクセスする場合のアクセスの 30 優先順位を自由に設定でき、汎用性を向上できるメモリ 制御装置を提供することを目的とする。

[0004]

【課題を解決するための手段】この発明のメモリ制御装 置は、2つの以上のバスからメモリがアクセスされるも のにおいて、1つのバスからのメモリのアクセスを優先 する固定優先モードと各バスからのメモリのアクセスを 順次優先する回転優先モードとのいずれか一方を指示す る指示手段、およびこの指示手段の指示に応じて、1つ のバスに対する固定優先モードが指示されている場合 に、そのバスからのメモリのアクセス内容に応じた処理 を実行し、上記指示手段の指示に応じて、回転優先モー ドが指示されている場合に、順次異なったバスからのメ モリのアクセス内容に応じた処理を実行する実行手段か ら構成されている。

[0005]

【作用】この発明は、上記のような構成において、2つ の以上のバスからメモリがアクセスされるものにおい て、1 つのパスからのメモリのアクセスを優先する固定 優先モ― ドと各バスからのメモリのアクセスを順次優先 50 パス3とパス4から次のアクセス要求が選択回路6に供

する回転優先モードとのいずれか一方を指示し、1つの バスに対する固定優先モードが指示されている場合に、 そのパスからのメモリのアクセス内容に応じた処理を実 行し、回転優先モードが指示されている場合に、順次異 なったバスからのメモリのアクセス内容に応じた処理を 実行するようにしたものである。

[0006]

【実施例】以下、この発明の一実施例について図面を参 照して説明する。図1はこの発明のメモリ制御装置を示 すものである。すなわち、メモリ制御回路1、データ記 億用のメモリ2、およびバス3、4によって構成されて いる。

【0007】メモリ制御回路1は、バス3あるいはバス 4から供給されるアクセス要求としての外部の制御回路 (図示しない) 等からのアドレス、データ、リード/ラ イト等の制御信号をメモリ2へ出力するものである。

【0008】メモリ制御回路1は、バス3あるいはバス 4から供給されるアクセス要求の優先順位を固定優先モ ードあるいは回転優先モードの設定内容に応じて決定す るものである。

【0009】上記メモリ制御回路1は、図1に示すよう に、選択回路(アービトレーション部)6、および指示 回路7を有している。これらの回路は、たとえば同一基 板8上に構成されている。

【0010】指示回路7は、上記基板8上でハイレベル あるいはローレベルに選択的に固定できる構成となって いたり、あるいはディップスイッチにより、2種類の第 1、第2の選択信号(ハイレベルあるいはローレベル) を選択回路6へ出力するものである。それらの選択信号 により、選択条件としてのアービトレーションの条件を 変更できるようにしたものである。

【0011】たとえば、図2に示すように、第1の選択 信号がハイレベルで、第2の選択信号がローレベルの場 合(1,0)、バス3からのアクセス要求を優先的に受 付ける固定優先モードを指示し、第1の選択信号がロー レベルで、第2の選択信号がハイレベルの場合(0,

1)、パス4からのアクセス要求を優先的に受付ける固 定優先モードを指示し、第1、第2の選択信号がともに ハイレベルあるいはローレベルの場合(0,0、あるい 40 は1,1)、回転優先モード (ランウドロビン方式)を 指示する。指示回路7は、2つの外部セレクトピン(図 示しない)に供給される信号により指示を決定するもの であっても良い。

【0012】選択回路6は、指示回路7からの指示信号 と現在実行中のアクセス処理の状況とに応じて、バス3 あるいはパス4からのアクセス要求を選択的に受付け て、メモリ2へ出力するものである。

【0013】たとえば、現在、パス3あるいはバス4か らのアクセス要求に応じて処理を実行している状態で、

3

給された場合、バス3に対する固定優先モードが指示されている際には、バス3からのアクセス要求を選択的に受付け、バス4に対する固定優先モードが指示されている際には、バス4からのアクセス要求を選択的に受付け、回転優先モードが指示されている際には、現在実行中ではないバス(3あるいは4)からのアクセス要求を選択的に受付ける。そして、上記実行中の処理が終了した際に、次に受付けたアクセス要求をメモリ2に出力してアクセス処理を実行する。

【0014】上記したように、2つの以上のバスからメ 10 モリがアクセスされるものにおいて、1つのバスからのメモリのアクセスを優先する固定優先モードと各バスからのメモリのアクセスを順次優先する回転優先モードとのいずれか一方を指示し、1つのバスに対する固定優先モードが指示されている場合に、そのバスからのメモリのアクセス内容に応じた処理を実行し、回転優先モードが指示されている場合に、順次、現在実行中のバスとは異なったバスからのメモリのアクセス内容に応じた処理

を実行するようにしたものである。これにより、2つ以上のバスからメモリをアクセスする場合のアクセスの優先順位を自由に設定でき、汎用性を向上できる。

### [0015]

【発明の効果】以上詳述したようにこの発明によれば、2つの以上のバスからメモリがアクセスされるものにおいて、2つ以上のバスからメモリをアクセスする場合のアクセスの優先順位を自由に設定でき、汎用性を向上できるメモリ制御装置を提供できる。

## 10 【図面の簡単な説明】


【図1】この発明の一実施例におけるメモリ制御装置の 全体の構成を示すプロック図。

【図2】図1の指示回路における指示条件の対応関係を説明するための図。

#### 【符号の説明】

1…メモリ制御回路、2…メモリ、3、4…パス、6… 選択回路、7…指示回路。

【図1】



【図2】

第2萬日 根表	0	l
0	ラウンド ロピン	バス3 優先
ı	バス4 優 先	ラウンド ロピン